摘要 将802.11b引入到DeviceNet从站适配器的开发。介绍DeviceNet和802.11b协议的基本内容和特点，给出无线节点适配器的设计思路；以变频器从站的适配器为例，从硬件、链路层和应用层三个方面介绍具体的实现方法，并概述该设计方法的特点。
关键词 Blackfin531 DeviceNet 802.11b 物理层接口 事件驱动与消息响应 FPGA
引 言
DeviceNet是一种连接工业底层控制设备的开放式网络，自1994年提出以来，得到了广泛的应用。然而，组建控制系统网络时都面临着布线的问题，虽然采用以太网的现场总线相对来说成本低、维护方便，但在实际的应用中仍然会受到客观条件的限制，特别是在环境恶劣的条件下，不能采用布线来解决问题。在这种情况下，将无线技术引入到工业控制领域就显得很有必要了。
基于这一目的，在设计适配器过程中，以无线局域网协议IEEE802．1lb为基础，结合DevlceNet应用层协议和适用于工业现场设备间通信的通信方式，提出实现无线功能的DeviceNet从站适配器的设计方法。
1 DOViceNet总线与IEEE802.11b
1.1 DeviceNet总线
DevlceNet是一种连接工业底层控制设备的开放式网络，采用先进的网络通信技术，具有低成本、高效率、高可靠性、高性能的特点。它可以提供底层网络设备互连的低成本、高效率的解决方案，现场设备的智能化，主从和对等通信能力。两个主要的用途为：传送与现场设备相关的控制和状态信息：传送与被控制系统相关的诊断。配置等其他信息。
1.2 IEEE802.11b
1999年9月，电子和电气工程师协会(IEEE)批准了IEEE 802.11b规范。此规范称为wi—Fi。IEEEE 802.11b定义了用于在共享的无线局域网(WLAN)进行通信的物理层和媒体访问控制(MAC)子层，是目前最流行的WLAN协议，使用2.4 GHz频段；最高速率11 Mbps，实际使用速率根据距离和信号强度可变(150 m内1～2 Mbps，50 m内可达到11 Mbps)，802.11b的较低速率使得无线数据网的使用成本能够被大众接受(目前接入节点的成本仅为10～30美元)；具有增强物理层，可以和1 Mbps和2 Mbps的802.11bps DSSS系统互操作；编码方式采用CCK(Complementary Code Keylng)技术。
2 系统总体框架和无线从站设计思路
2.1 无线网络总体框架
整个网络分为三个部分：组态软件(上位机)、主节点(一般为PLC)和从站。基于无线技术的DeviceNet网络如图1所示。其中网络组态软件包括RockweU公司的RSIinx和RSworks实时监控网络的状态，并可对主从节点的信息进行配置。PC通过无线网卡与各节点进行通信，在无主节点的情况下可直接对各从站进行直接控制。在通信过程中，各节点模块均需要相应的接收和发送模块。在对主、从节点之间配置后，可实现主从的控制过程。
2．2设计思路
基于802.11b的DeviceNet无线网络，实际上是将原来通过CAN网络进行通信的过程交给无线收发器来完成。这里，网络接口采用物理层接口，即指使用无线信道替代通常的有线信道，而物理层以上各层不变。这样做的最大优点是上层的网络操作系统及相应的驱动程序可不做任何修改。这种接口方式在使用时一般作为有线网的集线器和无线转发器，以实现有线局域网间互连或扩大有线局域网的覆盖面积。无线节点由适配器和从站构成，根据物理层接口的原理，设计中无线收发完成信号的传输，而链路层的功能交给FPGA完成。
3 从站适配器的设计
3.1 适配器系统定位
某系列变频器具备Modbus通信能力，但不具备DeviceNet通信能力。适配器位于从站和DeviceNet网络之间，使变频器能够运行于基于无线技术的DeviceNet网络上。
3.2硬件设计
系统使用ADI公司16位定点DSP。Blackfin531。该款芯片可以实现400 MHz的连续工作，系统支持片外同、异步存储器，具有2个双通道全双工同步串行接口和1个支持IrDA的通行串行口。其中DeviceNet端口使用FPGA+802.11b无线收发器与DeviceNet网络连接。
802.1lb无线收发电路主要由MAX2820和MAX2242等组合实现。MAX2820是单片零中频收发器．专为工作在2.4～2.5 GHz ISM(工作/科学/医疗)波段的802.11b应用而设计，内部包含实现802.11b射频到基带传输所需的所有电路，加上功率放大器MAX2242、RF开关和带通滤波器等就可以构建完整的前端电路。FPGA选用Xilinx公司的XCV50E，硬件电路如图2所示。
3.3数据链路层
数据链路层主要包括逻辑链接子层(LLC)和媒体访问控制子层(MAC)。另外，由于无线网络和DeviceNet网络频率有差异，故应有频率转换的功能。
(1)硬件选择
数据链路功能由FPGA实现。本设计选用Xilinx公司VirtexE系列系统级XcV50E。其主要资源有71 693个系统门、65 536位块内存和176个用户I/O口(其中包括83对差分I/o口)。主要特性有：1.8 V超低核心电压，支持20种高速总线标准，8个全数字延迟锁定环，0.18μm 6层金属工艺，支持IEEE 1149.1边界扫描；具有卓越的整体性能和高速特性，是实现高速系统级设计的优选芯片。
(2)数据帧格式和仲裁的实现
数据帧分为长帧结构和短帧结构，前者用于节点间的报文交换，结构如图3所示；后者用于仲裁，无数据区。
|
